| 发表日期 | 标题 | 提问者 | 人气数/回复数 | 论坛 |
| 2010-09-29 |
synplify的physics_synthesis的问题?
( vhdl synplify synthesis 求助 ) |
沃尔夫斯堡堡主 | 1049 / 1 | 自由讨论 [ 可编程逻辑器件应用专区 ] |
| 2009-10-29 |
Synopsys天宣布推出其Synphony HLS (High Level Synthesis)解决方案
|
1256800145997 | 433 / 3 | 自由讨论 [ 评论专区 ] |
| 2004-04-05 |
Synthesis for SoC
|
TIU | 1200 / 3 | 自由讨论 [ 设计自动化专区 ] |
| 2004-01-06 |
有谁知道DDS(directed digital synthesis)
|
叶花 | 1092 / 3 | 自由讨论 [ 半导体技术专区 ] |
| 2003-06-28 |
忽略synthesis中的high fanout警告,可以往下做,但post layout sim出现timing violation,怎么解决
|
abin | 1254 / 0 | 自由讨论 [ 设计自动化专区 ] |
| 2003-06-28 |
请教: 如何做back annotate synthesis?
|
abin | 1658 / 0 | 自由讨论 [ 设计自动化专区 ] |
| 2003-06-04 |
Synthesis --> RTL
|
puBINBIN | 1112 / 3 | 自由讨论 [ 半导体技术专区 ] |
PCB讨论组
|
传感技术应用小组
|
运算放大器
射频工程师俱乐部
|
ZigBee
|
交流伺服系统
职业发展讨论
|
Android智能手机
|
E群做IC的人
Altium Designer(protel)学习小组
|
IC Designers
EMC设计小组
|
Linux讨论组
|
更多
| 热门 | 经典 | 文章 | 论坛 | 博客 |
|
![]() |