作者：
Luo Xin
等级：
白银长老
积分：
4149分
发帖数：
1222次
网站总积分：
4154分
发送消息
加为好友
查看用户的所有发言
|
 |
“verilog 一写 CPU 就出来了”我第一次听到这话是在大约15年前，当时中国唯一的一家 CPU 公司的老板，经过一位 CADENCE 销售经理一番攻心??之后宣布的。当时这位销售的太太 -- 一位在 CADENCE 写逻辑综合程序的工程师，作为技术支持正在公司作培训，赶快对工程师们解释说：电路综合只是为了提高设计效率，不是代替电路设计的。那家 CPU 公司至今都没有“写”出有商业价值的 CPU 来。去年臭名昭著的“汉芯”据说也曾“写了一个内核”。论坛上也不时有网友宣布一个星期或几天就可以“写”出一个 CPU 来，“芯片专家”网友最近的帖子也指出“龙芯”也是“写”出来做逻辑综合的。
verilog 是非常有用的硬件描述语言，与传统的电路图和网表相比，它不但可以描述电路结构，也可以描述电路功能，因此成为逻辑综合的理想输入表达。但它仅仅是设计工具而已，不能代替工程师的知识，或者说写不出来你自己都不知道的东西。因此不同的工程师写出的 verilog 描述会非常不同。写 一个 verilog code 然后做一点逻辑仿真与设计出 CPU 之间的距离，就犹如从大学的实验室到 INTEL 或 AMD 的设计中心那么远。
逻辑综合和自动布局布线是建立在模块和 IP 库基础上的。在一片 CPU 中优秀的创新的并行加法器/浮点乘法器/寄存器/SRAM/DATAPATH 等等都是优秀的电路和版图工程师精心设计出来的，才能满足速度和面积上的要求，才会有真正的自主版权。由此才会有真正的市场价值。逻辑综合 FPGA 或其他半定制方法可以用来实现某些小批量的，特殊结构和用途的专用 CPU。但这些产品不是用来与主流商业CPU竞争和比较的。
如果连“龙芯”的主要设计师都认为只要懂得计算机体系结构，就能用 CADENCE 设计出 CPU，这真是给了 CADENCE 一个自己都想不到的大捧场。听说在 01 年到 02 年中国市场挽救了濒于倒闭的 CADENCE，看来真的有道理。 |
|
• 
