通过由多个处理器内核对仿真、覆盖率、断言、以及调试等操作进行并行的处理，将能消除验证工作的典型瓶颈，例如交互式仿真以及耗时较长的测试用例。这看起来似乎很好，但目前没有完整的solution。而且也不是很成熟。目前，SNPS说其可以提高2－4倍且用在仿真验证上（beta）。不知道什么时候才能真正稳定。Mentor的多线程技术主要用在log波形和SystemC的仿真上。

通过对高级验证能力和行业标准提供全面广泛的支持，Questa采用了开放的源程序和基于标准的开放验证方法 (OVM)。OVM 是采用有效方法构建验证组件和测试设计的基类库、实用程序和应用程序。更多信息，请访问 www.ovmworld.com。 通过 Questa 提供的单核心、多语言环境，OVM 测试设计可连接至使用 Verilog、VHDL、SystemVerilog、SystemC 或任何上述语言共同编写的设计。这种灵活性使得所有的System Verilog 验证环境（例如 OVM）可与任何设计共同使用。 采用带有Questa的OVM能够消除了系统设计者、结构设计者、RTL 设计者和验证工程师之间的分歧。将绝大多数验证环境保留在事务层（TL），同时为 TL 至 RTL 和门级的转换提供抽象适配器（aka 驱动器），带有Questa的OVM促进了从系统设计到门级验证的设计和验证流程。 OVM 利用序列生成强大的受限随机仿真，同时利用工厂（factory）对验证进行简单、灵活的配置。工厂创建了所有验证目标，例如序列和抽象。Questa 将OVM 验证组件认定......

 单一内核，支持各种帮助语言：SV、SC、VHDL、Verilog、PSL 完全断言和代码覆盖率的支持，保证基于尺度驱动验证过程的功能验证的完备 ·     高级的受限随机产生器可以快速、高质量地自动产生激励。   ·     基于断言的验证 (ABV) 提高了调试质量并缩短了调试时间   ·     Questa 验证库（QVL）简化了 ABV 应用   ·     业界最佳的集成调试环境支持多重抽象层次的调试和分析   完全断言和代码覆盖率的支持，保证基于尺度驱动验证过程的功能验证的完备

目前来讲还有两种主流的验证方法学，OVM和VMM。从未来角度，他们肯定会融合成一个。两者目前的差别：1、从开放性角度，OVM要做得好得多。你可以在第3方网站上去download所有的例子、源代码、用户手册等。虽然VMM也提出开放了源代码，但其实还是不能被Questa或NC直接支持。原因在于VMM有些不是基于ieee1800的。未来如果对SV都全部支持，就不会有这个问题。2、使用性：OVM兼具SV和e的特点，所以使用非常灵活3、移植性&通用性： OVM易于移植，有很多其它的vendor在上面开发IP。它是完全开放的。4、复杂程度： 两者差不多。

验证发展将遭遇瓶颈，这个大家都清楚，但如何避免？硬件加速仿真器好像是一种解决方案：但下面几个问题不解决，这条路也很难1、适用性: 应该可以cover大多数的projects，应该是它去适应project，而不是相反。2、使用性：必须要好维护，无论是硬件还是软件，必须要好使用，learning curve不要太长。3、价格： 价位必须要合适。解决了这些问题之后才是容量，速度等方面的考虑。

在一个虚拟软硬件协同验证的环境中,主要核心的问题就是去执行足够有意义的软件,在软件执行时,微处理器产生了数以万计的内存的存取动作,其中包含了指令的存取与内存的读写,而在一个纯硬件仿真的环境中,以每秒执行10个或20个时钟的速度,来执行数百万个内存存取动作,可能需要数天时间,例如光是启动一个Lynx的实时系统开机,以每秒执行二十个时钟的速率来计算,就需要产生一千六百八十万个内存存取动作..Seamless维持了一个独特的内存储存机制称为”一致性内存服务器”,因此,处理器可以让设计者依实际状况选择,是透过硬件仿真器来产生读取信号,还是直接从内存服务器中读取数据,而不产生频率,因而比实际状况将近快了一万倍左右,例如在一开始的验证阶段,很重要的就是先确认整个内存系统的动作无误,以确保系统可以开机运行,一旦确立此种动作之后,就可以启动内存最佳化功能,来节省实际的仿真时间,此种最佳化也可随时打开或关闭,依照设计者对整个系统的掌握程度因为内存内容是存放在同一个位置(一致性内存服务器内),因而无论是多少次存取方式的切换(从最佳化到非最佳化),可以保证资料的一致性,同时内存服务器也支持多个处理器存取多......

Questa MVC Product DescriptionWritten in SystemVerilog and integrating the unique Questa Multi-View technology, MVC supports the OVM with stimulus generation, reference checking, monitoring, and functional coverage for popular standard protocols. Unlike other solutions, MVC combines transaction-based protocol debugging and abstraction adaptation, enabling designers to connect to any level of design and testbench abstraction. The result is a single, consistent verification solution to ensure tha......

大家都知道激励产生有直接激励产生，随机激励产生，还有就是可约束的随机激励产生。目前有一种最新的激励产生方法：Infact它实际上也是一种约束的随机产生，只不过它在里面有算法来保证所有激励不会重复，且在将激励产生之前在高级语言将激励进行qualify，这样它就能更有效地产生激励。一般相比可约束的激励产生，至少可以提高11倍。

“The DesignVision award recognizes the innovation and industry impact of the Open Verification Methodology, which has been downloaded by hundreds of companies in just its first few weeks,” said Michal Siwinski, group marketing director for Advanced Verification at Cadence. “The OVM is already seeing great interest and praise, and we expect its success to continue to grow during the remainder of 2008.” “As the first open, language-interoperable, SystemVerilog verification methodology in the indu......

由Mentor和Cadence共同推出的OVM 开放式验证方法学，有单独的网站下载源代码，并有论坛供大家共同学习提高。www.ovmworld.org也可以在上面注册即将在中国举行的OVM seminar。